6GHz新型高速低功耗分频器

作者：左红建; 郭阳; 马卓

来源：微电子学与计算机, 2011, (11): 1-4+9.

DOI：10.19304/j.cnki.issn1000-7180.2011.11.001

• 多模分频器
• 低功耗
• 高速数字电路
• 65nm CMOS工艺 multi-modulus frequency divider
• low power
• high speed digital circuit
• 65nm CMOS

高速数字分频器在基于锁相环的时钟产生电路中具有广泛的应用.在典型D触发器的基础上,文中提出了一种可响应6GHz输入时钟的改进型二分频结构,并实现了2～256连续分频的新型吞脉冲多模分频器.新型分频器结构简单并且不需要双模预分频单元,功耗和面积开销大幅度的降低.基于65nm CMOS工艺设计实现了该高速分频器,版图后仿真结果表明,分频器功能正确,且工作于6GHz时功耗不大于1.3mW.

• 出版日期2011
• 单位中国人民解放军国防科学技术大学