本文介绍了一种基于SoC的I2S控制器硬件设计,通过SoC的CPU可将I2S控制器配置为Master或Slave,16/24/32bit采样位等,该I2S控制器支持常用8KHz、48KHz等常用音频采样频率,利用verilog硬件描述语言实现整体设计,并利用仿真编译工具对硬件功能进行验证,SoC可通过该模块可实现与外接音频设备如解码芯片进行音频数据传输。
科研之友
微信
新浪微博
Facebook
分享链接
