定时系统的VHDL设计

作者：何广军; 戴庆元

来源：计算机工程, 2002, (12): 227-229.

• 有限状态机
• VHDL硬件描述语言
• 微程序设计 FSM
• VHDL
• Microprogramming design

用VHDL硬件描述语言设计定时系统，定时采用时钟控制，并用Mealy有限状态机表示定时器的状态，并考虑了控制器的微程序设计实现，然后用VHDL进行了描述，并给出了主要部分的模拟结果。

• 出版日期2002
• 单位上海交通大学