面向多核的ECC加速阵列研究与设计

作者：王威; 严迎健; 李博; 李伟

来源：微电子学与计算机, 2015, (10): 41-45+49.

DOI：10.19304/j.cnki.issn1000-7180.2015.10.009

• 密码多核处理器
• ECC密码算法
• 加速阵列
• 双域可伸缩 cipher multi-core processor
• ECC cryptographic algorithms
• acceleration array
• length-scalable and dualdomain

为了使密码多核处理器支持ECC密码算法,提取ECC运算操作特征,设计了一种面向密码多核处理器的ECC加速阵列结构,可实现640bit以内任意长度的双域(素域和二元域)ECC密码算法,有效支持高并行度的ECC加速算法和多ECC算法并行计算.在CMOS 0.18μm工艺库下综合并布局布线,电路最大时钟频率238 MHz,和其他文献相比,此算法的运算速度有所提高,算法支持范围更广.

• 出版日期2015
• 单位中国人民解放军信息工程大学; 复旦大学