该文在对PLC定时器和计数器进行功能需求分析后,对定时器、计数器和高速计数器的控制模块整体结构进行设计,并对其与中央控制器之间进行通信的接口与读写时序进行设计。最终的时序仿真结果表明,该文所研究的PLC定时器和计数器模块工作正常,并充分利用了FPGA的并行执行特点,改进了PLC的定时器和计数器执行效率。
科研之友
微信
新浪微博
Facebook
分享链接
