摘要

针对高密度存储服务器中高速链路结构复杂、信号速率高、链路长度长等特点,在高速链路PCIE3.0和SAS3.0设计过程中引入全面的信号完整性仿真。通过对高速印刷电路板设计中拓扑结构、材料类型、印刷电路板结构等关键项目进行仿真设计,获得成本最低、性能达标的最优方案;通过全链路有源仿真,预估系统性能,降低系统投产风险;通过系统实际信号测试,验证系统性能完全满足相应规范要求,仿真结果有效可靠。