登录
免费注册
首页
论文
论文详情
赞
收藏
引用
分享
科研之友
微信
新浪微博
Facebook
分享链接
Architecture of a Reusable BIST Engine for Detection and Autocorrection of Memory Failures and for IO Debug, Validation, Link Training, and Power Optimization on 14-nm SoC
作者：Querbach Bruce
*
; Khanna Rahul; Puligundla Sudeep; Blankenbeckler David; Crop Joseph; Chiang Patrick Yin
来源：
IEEE Design & Test
, 2016, 33(1): 60-68.
DOI：10.1109/MDAT.2015.2445053
出版日期
2016-2
全文
全文
访问全文
相似论文
引用论文
参考文献
科研之友
微信
新浪微博
Facebook
分享链接
