科研之友
微信
新浪微博
Facebook
分享链接
摘要
本发明涉及通信领域，提供了一种低密度校验码LDPC并行编码的装置及方法。采用串并相结合的分步编码的方法，给出一种具有线性复杂度，采用预编码和并行卷积编码结构相结合的级连编码方案。实现该编码方案的编码装置主要部件包括信息存储单元、预编码单元和编码单元(包括数据分配单元和卷积编码单元)，还包括ν(0)校验比特的生成单元。本发明的编码装置采用了循环移位寄存器和模2加法器，实现简单，避免了向量及矩阵的乘法运算，降低了编码装置的复杂度；本发明提供的编码装置具有很强的可扩展性，采用多个基本编码器进行并行编码，使得编码效率提高到采用单个基本编码装置的数倍，因而在硬件复杂度允许范围内，可尽可能多地采用并行结构，大大提高编码效率。
