提出了一种基于SOPC的神经网络的软硬件协同设计的实现方法,该方法以FPGA器件上SOPC为硬件载体,NIOS IP软核处理器为CPU,采用用户自定义指令,在NIOS中利用C语言编写神经网络算法程序,实现神经元细胞中软硬件协同设计浮点数乘积累加操作。整个系统在Altera的cyclone Ⅱ器件上测试,改变以往神经网络采用VHDL语言设计时出现的灵活性较差,不利于新型的神经网络模型移植到FPGA中的劣势。
科研之友
微信
新浪微博
Facebook
分享链接
