提出了一种基于FPGA的DCF77解码方案设计。实现过程中着重针对码元识别部分进行分析,设计了一种有限状态机来完成对不同码元的识别以及数据写入等。通过Modelsim软件对程序进行了功能仿真,验证了该方案可以正确的进行时间解码。相比常用的IRIG-B码,增加了星期的信息,并且每一帧只有60位,恰好与时间进制相同,具有代码简单、工作稳定性强、易于移植等优点。
科研之友
微信
新浪微博
Facebook
分享链接
