基于硬件逻辑语言的简单计时器设计

作者：阚子杨; 刘萧鸣; 赵鹤煜; 涂振华; 孙赫阳; 姜绍君

来源：电脑知识与技术, 2023, 19(12): 89-91.

DOI：10.14004/j.cnki.ckt.2023.0566

• FPGA
• Verilog HDL
• Quartus Ⅱ
• 计时器

可控计时器在日常生活中有着广泛的应用，例如交通灯信号控制、竞赛倒计时、蛋糕烘焙计时器、考试计时器等各个方面，如何快速准确计时，且不出现误差，就需要通过精确的仪器来计时，为了使仪器实现简单无误差的可控计时功能，通过掌握了Verilog HDL语言，在Quartus Ⅱ软件下的编程、仿真、制作顶层文件电路图，设计出基于FPGA的30秒可控计时器。

• 出版日期2023
• 单位大连理工大学城市学院