摘要

为了提高同步系统的时间精度,本文基于IEEE1588以及FPGA协议设计了带有透明时钟(TC)的交换机系统。该系统只用在MAC层对数据报进行处理,减少了数据报在交换机中的驻留时间,消除了由边界时钟(BC)引起的环路控制的影响,提升了系统的性能。

全文