随着大规模集成电路的广泛应用,实用性和创新性欠缺的传统数字电路教学模式,已不再适应现代应用型人才的培养。本文提出了将VHDL描述语言融入数字电路教学中的改革方案,即通过具体实例说明,VHDL语言能在丰富教学内容的同时,降低电路设计难度,提高学生学习兴趣及设计能力,从而改进教学效果。
科研之友
微信
新浪微博
Facebook
分享链接
