科研之友
微信
新浪微博
Facebook
分享链接
摘要
对FIR滤波器中的乘法如何在FPGA得到高效实现进行了研究。结合FPGA查找表结构,兼顾资源和速度的要求,采用改进的分布式算法,设计了20阶常系数FIR滤波器。在此基础上,用OBC编码对其查找表进一步优化。最后,在ISE13.1下进行综合,并在Modelsim下进行仿真,用Matlab分析得到的数据频谱,以确定达到设计效果。结果表明,该设计既节省了FPGA的资源占用,又提高了运行速度。
- 出版日期2013
- 单位中国科学院微电子研究所
对FIR滤波器中的乘法如何在FPGA得到高效实现进行了研究。结合FPGA查找表结构,兼顾资源和速度的要求,采用改进的分布式算法,设计了20阶常系数FIR滤波器。在此基础上,用OBC编码对其查找表进一步优化。最后,在ISE13.1下进行综合,并在Modelsim下进行仿真,用Matlab分析得到的数据频谱,以确定达到设计效果。结果表明,该设计既节省了FPGA的资源占用,又提高了运行速度。
