根据IDEA密钥扩展方式和加解密流程,采用FPGA技术,对IDEA的功能模块进行了划分和设计,重点介绍了该文中所设计的关键功能模块的实现方法。给出了Verilog语言编写的实现该算法的关键性源代码。最后,对该IDEA算法加/解密模块进行了较全面的测试及性能分析。理论分析和仿真的结果表明,该模块能够准确实现加密和解密。
科研之友
微信
新浪微博
Facebook
分享链接
