基于FPGA的AVS帧内预测电路设计

作者：李文军; 王祖强; 徐辉; 张贞雷

来源：电子技术应用, 2013, (08): 50-53.

DOI：10.16157/j.issn.0258-7998.2013.08.019

• AVS
• 帧内预测
• 硬件架构
• 流水线
• 并行处理 AVS
• intra prediction
• hardware architecture
• pipeline
• parallel processing

提出了一种AVS高清视频编码器帧内预测模块硬件结构。通过对AVS帧内预测各个预测模式的分析,设计了帧内预测编码流水线结构和模式预测运算单元电路。根据各预测模式的编码运算关系,合理安排流水线结构,采用8 bit数据并行流水处理,实现了高清视频帧内预测实时编码。将除Plane模式之外的其他预测模式采用同一硬件电路来实现,对运算比较复杂的Plane模式单独设计了硬件结构,节省了硬件资源。

• 出版日期2013
• 单位山东大学