基于FPGA的SM3算法优化设计与实现

作者：王晓燕; 杨先文

来源：计算机工程, 2012, (06): 244-246.

• 密码杂凑算法
• 片上系统
• 关键路径
• IP核
• 现场可编程门阵列 cryptographic Hash algorithm
• System on Chip(SoC)
• crucial path
• IP core
• Field Programmable Gate Array(FPGA)

介绍SM3密码杂凑算法的基本流程,基于现场可编程门阵列(FPGA)平台,设计SM3算法IP核的整体架构,对关键逻辑进行优化设计。选用Cyclone系列器件作为目标器件,与现有算法进行实现比较,结果表明SM3算法IP核耗费较少的逻辑单元和存储单元,具有最高的算法效率,可为密码片上系统产品的开发提供算法引擎支持。

• 出版日期2012
• 单位河南中医药大学; 中国人民解放军信息工程大学