基于CPLD的数字时钟,采用原理图方式设计,使用自上而下的思想和模块化思想设计时钟系统,形成一个结构明晰的带有防机械按键抖动的多功能数字时钟。在ALTERA公司的开发平台Quartus II9.0上编译与仿真,得到正确结果,并在CPLD系列芯片EPM240T100C5芯片中下载实现成功,效果良好计时精准。详细介绍该数字时钟系统通过原理图方式实现的全过程,重点介绍动态刷新、防机械按键抖动模块的功能实现。加强了对数字逻辑器件的熟悉,能全方位锻炼学生能力。
科研之友
微信
新浪微博
Facebook
分享链接
