QC-LDPC码编码器的FPGA实现

作者：谢勇; 姚远程; 秦明伟

来源：西南科技大学学报, 2013, (01): 84-87.

• 准循环低密度奇偶校验(QC-LDPC)码
• 现场可编程逻辑门阵列(FPGA)
• 编码器 Quasi-cyclic Low Density Parity Check(QC-LDPC)
• Field Programmable Gata Array(FPGA)
• Encoder

准循环低密度奇偶校验(QC-LDPC)码具有优异的纠错性能,已被纳入空间数据系统咨询委员会(CCSDS)的近地轨道通信标准。分析了QC-LDPC码的特点,提出一种基于生成矩阵的编码方法。该方法利用循环矩阵特性简化生成矩阵的存储模式,减少了资源消耗,同时利用循环移位寄存器和累加器实现矩阵乘法,降低了编码算法复杂度。在Xilinx xc4vsx55 FPGA上,采用VHDL语言实现了CCSDS标准中(8176,7154)LDPC编码器的设计。仿真结果表明,设计的编码器资源占用较少,吞吐量约为228 Mbit/s。

• 出版日期2013
• 单位西南科技大学