提出一种MPEG-2视频解码器中解码控制的VLSI设计。这里引入了一些新的硬件设计方法,如:将宏块和块控制作为主要状态;采用桶形移位缓冲器进行码流的分解;将控制状态组织成层次结构等,从而完成了MPEG-2MP@ML的实时解码功能。