一种用于高速D/A转换器的1.6 Gbit/s同步电路

作者：刘马良; 朱樟明; 丁昊宇; 杨银堂; 罗泽勇

来源：北京邮电大学学报, 2014, (04): 69-73.

DOI：10.13190/j.jbupt.2014.04.015

• 同步
• 低电压差分信号
• D/A转换器
• 延迟锁相环 synchronization
• low voltage differential signaling
• D /A converter
• delay locked loop

针对GHz采样的D/A转换器(DAC)设计及系统要求,提出了一种新型的高速同步电路.该同步电路引入高速动态比较器和触发器做低电压差分信号(LVDS)的数据接收电路,降低了功耗,实现简单;然后利用低抖动模拟延迟锁相环和数字相位检测电路选择准确的同步时钟信号,提高了同步电路工作频率范围.基于SMIC 0.18μm1.8 V CMOS工艺的仿真和测试结果显示,同步电路工作的时钟频率范围覆盖250~800 MHz,支持的数据率从500Mbit·s-1~1.6 Gbit·s-1,能用于GHz采样频率的DAC核和外部LVDS发送器接口数据的同步.

• 出版日期2014
• 单位西安电子科技大学; 中国科学院