基于FPGA的FIR数字滤波器的实现

作者：陈剑冰

来源：现代计算机(专业版), 2013, (29): 64-66+80.

• FIR数字滤波器
• VHDL语言
• CSD编码
• 简化加法图 FIR Digital Filter
• VHDL Language
• CSD Coding
• Reduce Adder Graph

减少系统资源占用,提高运算速度与运算精度一直是FIR数字滤波器的研究中的主要课题。采用VHDL语言在FPGA上实现一种FIR数学滤波器。该滤波器采用CSD-RAG编码,利用公共因子来构建加法树。相对于传统的乘累加结构与DA查表法,能大量地降低系统资源占用,同时采用整数量化抽头系数,提高数据处理的精度。

• 出版日期2013
• 单位华南师范大学