带宽雷达模拟器均衡算法

作者：徐啸; 张业鑫; 王立权; 朱伟华

来源：系统仿真技术, 2017, (04): 314-319.

DOI：10.16812/j.cnki.cn31-1945.2017.04.009

• 超大规模集成电路(VLSI)
• 并行相位均衡
• 迭代短卷积
• 现场可编程门阵列(FPGA) very large scale integration(VLSI)
• parallel phase equalization
• iterated short convolution
• field programmable gate array(FPGA)

宽带高分辨雷达成像模拟系统一般存在带内相位非线性失真,会影响系统的成像模拟精度,因此需要进行均衡补偿。通过对超大规模集成电路(VLSI)中的快速并行有限脉冲响应(FIR)滤波算法进行分析,提出了基于迭代短卷积的多路并行全通相位均衡算法的现场可编程门阵列(FPGA)高效实现结构。为实现32路96阶均衡器,所提出的方法需要729个乘法器资源,而传统方法需要3 072个,节约了76.3%的乘法器资源。最后通过Matlab及实际FPGA实现结果的对比,验证了该并行均衡算法的正确性和有效性。

• 出版日期2017
• 单位上海机电工程研究所