一种应用于高分辨率时间数字转换器的小数部分测量电路

摘要

本发明涉及一种应用于高分辨率时间数字转换器的小数部分测量电路，包括start信号延迟链、stop信号延迟链、第一层信号采样电路、第二层信号采样电路、组合逻辑层以及独热码译码逻辑；第一层信号采样电路分别与所述start信号延迟链和stop信号延迟链电连接，第二层信号采样电路分别与start信号延迟链和第一层信号采样电路电连接，第二信号采样电路电连接组合层，组合逻辑层电连接独热码译码逻辑。本发明采用差分延时线法技术、两次采样消除亚稳态和毛刺信号方法、产生独热码技术，以及独热码译码技术，能够精准量化出皮秒级别待测时间间隔，为大动态范围高分辨率时间数字转换器提供小数部分的精准测量方案。

关键词