DTMB标准的高速多码率LDPC编码器设计

作者：蒋蓝祥; 刘昌银

来源：中国传媒大学学报(自然科学版), 2012, (02): 29-33.

DOI：10.16196/j.cnki.issn.1673-4793.2012.02.006

• 准循环LDPC码
• 中国数字电视广播地面传输标准
• SRAA结构
• FPGA QC-LDPC
• DTMB
• SRAA circuit
• FPGA

针对中国数字电视广播地面传输标准(DTMB)中给出的多码率LDPC码生成矩阵的特点,设计了一种串行输入串行输出基于流水线SRAA(Shift Register Adder Accumulator)结构的编码器,并同时适用于3种不同码率的LD-PC码。在Altera公司的EP3SL150型号FPGA平台上,整个设计最高时钟可达341.88MHz,简化了存储器设计结构,完全适合于DTMB标准调制器的开发。

• 出版日期2012
• 单位中国传媒大学