高速雷达数字信号发生器的FPGA设计与实现技巧

作者：赵彦全; 齐伟民

来源：微计算机信息, 2006, (08): 166-168.

• 高速
• 雷达
• 综合型
• 数字信号发生器
• 流水线
• 并行逻辑
• MAXPlusII High Speed
• Radar
• Synthesis
• Data Generator
• Pipeline
• Parallel Logic
• MAX Plus II

在一片速度较低的FPGA芯片上,设计实现了综合型高速雷达数字信号发生器,给出了仿真结果,最高仿真数据率可达2.44Gbps。介绍了综合型高速数字信号发生器的基本设计思路和几个实现技巧,重点介绍了在不改变芯片选择的情、况下,如何通过改进设计方案,提高系统的工作速度。

• 出版日期2006
• 单位中国科学院电子学研究所