登录
免费注册
首页
论文
论文详情
赞
收藏
引用
分享
科研之友
微信
新浪微博
Facebook
分享链接
A Computationally Efficient Reconfigurable Constant Multiplication Architecture Based on CSD Decoded Vertical-Horizontal Common Sub-Expression Elimination Algorithm
作者：Hatai Indranil; Chakrabarti Indrajit; Banerjee Swapna
来源：
IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS I-REGULAR PAPERS
, 2018, 65(1): 130-140.
DOI：10.1109/TCSI.2017.2719053
出版日期
2018-1
全文
全文
访问全文
相似论文
引用论文
参考文献
科研之友
微信
新浪微博
Facebook
分享链接
