AES算法中字节替换和轮密钥扩展都需使用模逆运算.模逆运算是AES算法中最复杂的运算,也是AES算法中最关键的模块之一.本文分析二进制扩展的欧几里德算法,基于该算法使用Verilog HDL设计模逆运算电路,通过FPGA实现模逆运算.电路选用优先权编码器、比较器和移位寄存器等基本逻辑部件组成,使得两个多项式次数的计算、比较、相减和多项式系数的移位操作并行进行,加速模逆运算的过程.硬件实现模逆运算具有高效、快速的特点,对AES算法的硬件实现具有实际价值.
科研之友
微信
新浪微博
Facebook
分享链接
