针对FPGA的器件资源特点,对AES-128算法进行优化:包括调整轮操作迭代结构获得并行数据路径、用移位寄存器实现ShiftRows运算、用配置Block RAMs实现SubBytes运算、用异或运算和移位运算的资源共享方式实现MixColumns和InvMixColumns运算。最后设计了密钥扩展单元和加/解密单元的FPGA优化实现结构,给出AES-128综合仿真结果。
科研之友
微信
新浪微博
Facebook
分享链接
