为提高自适应PMD补偿控制模块的响应速度,设计了一种基于数字信号处理器(DSP)+现场可编程门阵列(FPGA)混合结构的PMD补偿逻辑控制模块,给出了模块内各单元的实现方法。对PMD补偿逻辑控制模块的性能分析表明:本模块补偿效果良好,一个补偿时间单元的总耗时为611μs,在此期间内硬件工作总时间为110.7μs,分别仅为DSP方式的1/3和1/8。
科研之友
微信
新浪微博
Facebook
分享链接
