登录
免费注册
首页
论文
论文详情
赞
收藏
引用
分享
科研之友
微信
新浪微博
Facebook
分享链接
A 5 Gb/s low area CDR for embedded clock serial links
作者:Li You
*
; Lü Junsheng; Zhou Yumei; Zhao Jianzhong; Chen Yuhu; Zhang Feng
来源:
Chinese Journal of Semiconductors
, 2015, 36(2): 025005.
DOI:10.1088/1674-4926/36/2/025005
Bang-bang
Clock and data recovery
Digital loop filters
Jitter performance
Jitter tolerance
Phase interpolator
phase nterpolator
Phase tracking
出版日期
2015-2-1
全文
全文
访问全文
相似论文
引用论文
参考文献