摘要

【目的】自适应滤波器能根据优化算法来自动调整传递函数,是一种强大的自适应系统,在信号处理、通信、雷达、声呐、地震学、导航系统和生物医学工程等领域有着广泛应用。随着集成电路工艺技术的发展,电路功耗显得尤为重要,可提升收敛特性和吞吐率。【方法】本研究提出一种基于快速FIR算法的3并行延时LMS自适应滤波器的架构,设计一种新颖的硬件高效架构,用于并行自适应3条支路的权重更新。与传统滤波器结构相比,并行滤波器具有更高的吞吐率和更低的功耗。为提高自适应数字滤波器的收敛特性,从三条权值更新支路中选择一个具有更好系统性能的分支。采用细粒度的算术运算单元和重定时技术,能有效降低关键路径的延时。【结果】从ASIC综合结果可知,与现有最佳结构相比,本研究所提出的3并行9抽头滤波器架构的功耗降低近16%,面积延时积(ADP)降低近11%。【结论】本研究所提出的架构设计具有重要的实践指导意义。

全文