摘要

本文提出了一种基于时间拓展方式的实时采样接收算法.该算法利用DTC (digital to time converter)产生两组相位可控的方波信号分别控制基带信号的发射和接收ADC (analog to digital converter)的采样,这两组方波信号之间的相位差为等差数列,通过调整锁相环的倍频比与输入信号的参考频率使其最小相位差为62 ps,从而完成低频ADC (1 MHz)对高频信号的等效采样,由此大大降低系统的功耗和硬件系统的设计难度,增加系统的可维护性.利用Verilog HDL在FPGA (field programmable gate array)上实现了该算法,并完成验证.