摘要
本发明属于时钟电路技术领域,提供了一种多路时钟缓冲器。本发明提供的多路时钟缓冲器包括主缓冲单元和n个时钟分频电路,且其中一个时钟分频电路只对时钟信号进行缓冲处理后输出,其余n-1个时钟分频电路由其所包含的分频单元分别按照预设的分频系数对时钟信号进行分频处理,且n个时钟分频电路中的每个时钟分频电路均包含有开关单元和缓冲单元,开关单元可根据开关控制信号控制每个时钟分频电路的通断,从而使多路时钟缓冲器能够同时驱动多个负载,且能够根据开关控制信号选通一个或多个时钟分频电路,并对时钟信号进行分频处理,以实现为一个或多个对时钟频率要求不同的负载提供时钟信号。
关键词
-