10GHz低相噪扩频时钟发生器的设计与实现

作者：曾云; 邱玉松; 张锋; 夏宇

来源：湖南大学学报(自然科学版), 2016, 43(02): 109-114.

DOI：10.16339/j.cnki.hdxbzkb.2016.02.016

• 扩频时钟发生器
• 锁相环
• ΔΣ调制器
• 相位噪声

基于55nm CMOS工艺设计并制造了一款小数分频锁相环低相噪10GHz扩频时钟发生器(SSCG).该SSCG采用带有开关电容阵列的压控振荡器实现宽频和低增益,利用3阶MASHΔΣ调制技术对电路噪声整形降低带内噪声,使用三角波调制改变分频系数使扩频时钟达到5 000×10-6.测试结果表明:时钟发生器的中心工作频率为10GHz,扩频模式下峰值降落达到16.46dB;在1 MHz频偏处的相位噪声为-106.93dBc/Hz.芯片面积为0.7mm×0.7mm,采用1.2V的电源供电,核心电路功耗为17.4mW.

• 出版日期2016