设计了用于ＭＰＥＧ２ ＭＰ＠ＭＬ视频解码ＶＬＳＩ的ＩＱ电路结构，基于对ＩＱ的运算字长和精度关系的分析，有针对性地提出相应的硬件电路结构设计，减少了电路规模以适应ＭＰＥＧ２ ＭＰ＠ＭＬ视频较大的数据量，电路采用了ＶＨＤＬ进行描述并通过模拟和验证。结果表明该电路可以完成ＭＰＥＧ２解码的功能。
科研之友
微信
新浪微博
Facebook
分享链接
