A率μ率转换器的ASIC设计

作者：黄海生^*

来源：现代电子技术, 2008, (11): 162-164.

DOI：10.16652/j.issn.1004-373x.2008.11.016

• 数字中继器
• Verilog HDL
• A率
• &mu
• 率
• 专用集成电路

根据程控交换原理和A率、μ率压扩编码原理,提出一种具有A率μ率转换器的ASIC实现方案。详细给出了A率μ率转换器的电路结构,以及用查表法实现A率μ率转换器的具体方法。该电路结构简单,易于设计,适合用可编程器件(FPGA)实现。用Verilog HDL语言完成了电路设计,逻辑验证,用Xilinx的FPGA XC4006EPC84-4实现电路,经实验测试,设计结果符合系统要求。

• 出版日期2008-6-1
• 单位西安邮电大学