SoC逻辑综合阶段的时序收敛方法

作者：杨松芳; 杨兆青; 张勇

来源：无线电通信技术, 2013, (04): 70-72.

• SoC设计
• 时序收敛
• 时钟
• 综合 SoC design
• timing closure
• clocks
• synthesis

在现代深亚微米专用集成电路(ASIC)设计流程中,为使电路性能达到设计者的预期目标,并满足电路工作环境的要求,必须对一个电路设计进行诸如时序、面积和负载等多方面的约束。针对当前SoC设计综合面对的挑战,结合实际项目中的经验,提出了一种有效的时序收敛方法。该方法通过合理利用锁存器的特点设置虚假时钟占空比以及硬化时钟管理模块等方法,能够有效地改善时序,得到了预期的综合结果;从而降低了后端设计难度,减少了整个后端流程的反复时间,加快了设计周期。

• 出版日期2013
• 单位中国电子科技集团公司第五十四研究所