一种具有延迟校准功能的可编程多相位时钟电路

作者：刘术彬; 朱樟明; 赵扬; 恩云飞; 刘帘曦; 杨银堂

来源：西安电子科技大学学报, 2014, (06): 57-64.

DOI：10.3969/j.issn.1001-2400.2014.06.010

• 电荷耦合器件
• 延迟锁相环
• 延迟校准环路
• 可编程相位组合器 charge couple device
• delay locked loop
• delay calibration loop
• programmable phase combiner

基于延迟锁相环原理,提出了一种新型的具有延迟校准功能的可编程多相位时钟电路,能为工作在80MHz的电荷耦合器件信号处理器提供精度高达390ps的时序信号.将主时钟的单周期等分为32份,通过可编程相位组合电路,产生相位及占空比可调的信号,能满足不同电荷耦合器件所需的最优工作时序.传统的延迟锁相环结构随着延迟单元的增加,延迟单元之间不匹配愈加明显,导致输出相位偏离理想位置.引入延迟校准电路可以显著降低相位之间的误差,校准后的多相位时钟信号接入可编程相位组合器进行选择组合,产生所需的高精度时序信号.基于SMIC 0.18μm 3.3VCMOS工艺完成设计,在80MHz主时钟下的后仿真结果表明:电路可...

• 出版日期2014
• 单位西安电子科技大学