基于序列机的FXLMS算法的FPGA实现模块及方法|科研之友

摘要

本发明公开了一种基于序列机的FXLMS算法的FPGA实现模块及方法，该模块由基于D_RAM的输入信号延时模块、基于序列机的全并行运算模块组成；基于D_RAM的输入信号延时模块用于实现对输入信号x(n)的延时，基于序列机的全并行运算模块用于实现对所述输入信号延时模块发送的M个的数据的定系数滤波、自适应滤波及更新自适应滤波器权值。本发明以较低的的硬件消耗实现了FXLMS算法运算，节省了大量硬件资源，并基于严谨的线性序列机全并行的执行各运算步骤，提高了FPGA处理速度。

摘要

关键词