分组密码算法SM4的低复杂度实现

作者：王晨光; 乔树山; 黑勇

来源：计算机工程, 2013, (07): 177-180.

• SM4算法
• 分组密码算法
• 低复杂度
• 硬件复用
• 现场可编程门阵列
• 特定用途集成电路实现 SM4 algorithm
• block cipher algorithm
• low complexity
• hardware reuse
• Field Programmable Gate Array(FPGA)
• Application Specific Integrated Circuit(ASIC) implementation

针对分组密码算法SM4中加解密算法与密钥扩展算法的相似性,提出一种将加解密模块与密钥扩展模块复用的基本架构,通过对具体实现结构的分析与选择,使控制逻辑复杂度、复用模块复杂度以及系统吞吐量之间得到权衡。基于该架构设计SM4加解密IP核,在现场可编程门阵列上占用的资源仅为传统设计的55%,基于SMIC 0.18μm数字CMOS工艺的综合结果显示,仅用0.079 mm2即可实现100 Mb/s的数据吞吐量。实验结果表明,该结构可以有效地降低SM4算法的实现复杂度。

• 出版日期2013
• 单位中国科学院微电子研究所