登录
免费注册
首页
论文
论文详情
赞
收藏
引用
分享
科研之友
微信
新浪微博
Facebook
分享链接
基于Verilog HDL的UART模块的设计与仿真
作者:毛文娟; 彭远芳
来源:
数字技术与应用
, 2013, (10): 175.
DOI:10.19695/j.cnki.cn12-1369.2013.10.106
UART
FPGA
串行通信
Verilog HDL
摘要
针对专用UART芯片兼容性和可移植性差的缺点,设计了一种用VerilogHDL语言描述,FPGA实现的UART模块,可有效实现微处理器和FPGA设备之间的串行数据通信,增强系统稳定性,节省开发成本。
出版日期
2013
单位
上海工程技术大学
全文
全文
访问全文
相似论文
引用论文
参考文献