科研之友
微信
新浪微博
Facebook
分享链接
摘要
传统处理器间实现同步通信通常采用FPGA和同步时钟两种方式，前者存在FPGA与处理器集成度不高的问题，导致硬件设计的复杂度加剧；后者同步时钟设计复杂，系统会产生很大的软件开销。针对上述处理期间同步通信产生的不利问题，利用PowerPC系列处理器P2010的两个独立控制的UART控制器实现系统间的互联通信，同时配合软件约定的数据帧定义、缓冲区控制和握手机制，完成了一个数据处理模块上两个P2010处理器间的同步通信机制，减少了数据处理模块硬件电路设计的复杂度，增加了处理器间协调工作的途径，加强了数据处理模块使用的灵活性。相较于传统的同步通信方法，在不增加硬件成本和软件时间开销的同时提高了处理器间传输的稳定性和可靠性。
- 出版日期2022
