基于FPGA的键盘输入累计存储IP核的设计与验证

作者：张跃; 储江伟; 韩冰源

来源：机电产品开发与创新, 2012, (03): 85-87.

• FPGA
• QuartusⅡ
• VHDL
• 时序仿真验证 FPGA
• QuartusⅡ
• VHDL
• sequential simulation validation

基于FPGA设计了一款通用键盘IP核,该核主要实现对键盘输入信号的计算与存储功能,并在quartusⅡ环境下使用VHDL语言,采用自顶向下设计方式,编辑生成RTL原理图,并做了相关的时序仿真验证。经验证此IP核具有较强的鲁棒性和较高的反应速度,可作为基础输入模块,为其他模块提供有力控制输入与数据支持。

• 出版日期2012
• 单位东北林业大学